ARES LAB
ARES簡介 研究方向 研究成果 成員 照片 相關連結 成員專區
M-Ray Framework

STAR Framework
3D-ART Framework

Multi-Core Chip Reliability and Yield (M-Ray) Enhancement Framework
用於多核心系統晶片之可靠性與良率改善技術

隨著製程演進,電晶體的面積持續地縮小,操作電壓不斷下降之下,新一代的晶片將伴隨著已不可忽視的熱能效應與物理限制。因此,當設計者面臨時脈屏障,在提升單一核心晶片的頻率已無法為整體系統提升顯著效能的考量,與高處理頻率所帶來的龐大熱能下,晶片設計者轉向採用不同架構的設計來持續提升性能,其中多核心(Multi-core)技術已成為現今主要的解決方法與發展趨勢。多核心晶片為整合多個較簡單之核心至單一晶片中,以取代複雜之單一核心晶片。為了達到理想的運算量以及縮短運算核心與記憶元件之間的頻寬差距,多核心晶片必須使用大量的記憶體與快取(cache)元件與多階層性的記憶體架構。如圖所示,各獨立核心除了擁有其獨享之記憶體,也與其他核心共用不同階層的記憶體,結合共享與獨立之特性,以達到最佳的效能。單一運算單元(Compute unit)通常由多個處理器組成,每運算單元並備有由數個相同大小與組態之記憶體元件組成的記憶體單元(RAM unit)。

multicore
unit

本計畫首先在第一年將開發內建自我測試方法,提供低面積消耗之測試電路。考慮多晶片核心內多階層的記憶體架構,單一測試電路無法提供所有記憶體相同的測試品質,因此將分別針對同階層中同質性記憶體與連接至網路上之異質性記憶體,開發適用的低面積消耗之內建自我測試方法,並實現此電路。另外,考慮軟性錯誤對奈米等級電路的影響,將結合前項工作,開發具有高可靠度的測試電路。接著,將於第二年開發分別適用於同質性與異質性記憶體之內建自我診斷方法。除了要提供低面積消耗之方法外,考慮到大量的診斷資料需要被傳至晶片外,內建自我診斷方法須包含能壓縮診斷資料之技術。因此必須開發出有效之資料壓縮技術。對於奈米等級之多核心晶片,考量其較大的瑕疵率,需要改善現今之修復技術以提升晶片良率。因此第三年之工作為開發分別適用於同質性與異質性之不同記憶體備份元件組態,並建立能有效分析修復方法的內建備份分析演算法與其內建備份分析電路架構。最後,整合前述之電路,建立適用於多晶片核心內同質性記憶體之BISR電路與適用於多晶片網路上異質性記憶體之BISR電路。

;