ARES LAB
ARES簡介 研究方向 研究成果 成員 照片 相關連結 成員專區
M-Ray Framework

STAR Framework
3D-ART Framework

Memory Self Test and Repair (STAR) Framework
記憶體測試、診斷與自我修復相關技術研發

1.簡介
隨著積體電路製程的演進,電晶體數目與電路複雜度呈現爆發性的成長。為了符合時間、製造成本,積體電路設計流程已朝向IP的整合與系統單晶片(system-on-chip, SOC)發展,並且SOC晶片內部架構已經朝向多核心(multi-core)與晶片網路(network-on-chip, NOC)傳輸的架構設計。在這些複雜的SOC中,內嵌式記憶體占晶片的比例逐年提升。在ITRS的趨勢報告中,在未來的SOC晶片中,約有90%的晶片面積是內嵌式記憶體。因此,內嵌式記憶體的良率將大大影響著整體SOC晶片的良率。所以如何有效測試SOC中的記憶體及提昇記憶體之良率已經成為SOC設計者所面臨的一大挑戰。
此外,由於新的整合技術開發,產生出新一代的整合技術: 3D IC。3D IC 的整合與設計概念是將二維的設計方式提升至三維的設計方式,藉此可提升整體晶片的運作效能;3D IC對於記憶體的設計方式也帶來相當大的影響,發展出不同於以往二維記憶體的3D記憶體設計架構。另一方面,三維的整合方式,異質性晶片設計也可藉由該三維整合技術進行整合,因此,不同型態的記憶體可以擁有較高整合方案,對於系統晶片設計者來說是一大福音。雖然新的三維設計與整合方式,帶來效能上的提升,但也伴隨著新的影響在晶片設計以及晶片良率,因此如何迅速並且有效地解決三維整合技術所帶來的問題是晶片設計者必須要考量的問題。

2Dto3D

圖一: 二維與三維SOC架構示意圖


記憶體自我修復(built-in self-repair, BISR)技術近年來已廣泛被使用來測試與修復內嵌式記憶體。圖二為用外部機台來測試與修復內嵌式記憶體與用BISR技術來測試與修復之差異。如圖二(a)所示,用外部機台將面臨到測試存取困難、測試頻寬需求太大造成測試平行度降低等問題。然而,如圖二(b)所示,採用BISR技術則這些問題將可迎刃而解。自我修復技術將可大量的減少測試機台的頻寬使用,並且機台只需負責較為簡易的流程控制,所以僅需要簡單之測試機台即可,可以免除昂貴的記憶體測試機台。

typical_bisr

圖二: 典型測試機台測試與內建自我測試電路之比較示意圖

2.計畫之重要性及目的
SOC設計技術是未來台灣眾多IC設計公司與半導體相關產業的關鍵技術。台灣半導體業唯有往高階產品與自有品牌方向走,才可以在半導體領域立於不敗之地並持續成長到世界第一。然而,如何設計一顆高良率之SOC並以非常低的測試成本來測這顆SOC將會是設計者與製造者會遇到常嚴峻挑戰中之一項。毋庸置疑,記憶體將在未來SOC中扮演影響良率及測試時間之關鍵角色。本計畫開發之記憶體相關測試與修復技術可以幫助SOC設計者解決這些困難。進而提昇台灣SOC產品之競爭力。對於台灣IC設計與半導體業將會有重大之影響。除此之外,藉由本計畫之執行,也可以替台灣IC設計與半導體業培養出一批高階之際數人員,以解決台灣在這方面人才不足之情況。 雖然記憶體自我修復技術已經是一項廣泛使用之技術,但是使用現今之BISR技術在未來複雜之SOC上,仍會有許多的限制且成本與效果也會變差。因此,需要開發適用於未來複雜SOC之新BISR技術。表一歸納了現今記憶體BISR方法之特性與未來SOC中記憶體測試與修復之需求。

表一: 現今BISR方法之特性與未來SOC中記憶體測試與修復之需求。

現今BISR之特性 未來需求
記憶體組態種類 單一記憶體種類有自有之BISR電路 單一BISR電路可以修復多種記憶體種類
記憶體瑕疵種類 典型記憶體瑕疵與靜態瑕疵 能處理新的記憶體瑕疵與動態瑕疵
測試時間 高 (修復模式下為循序測試)
測試時脈 可用於多個單一時脈之記憶體 可以用於多個有不同時脈之記憶體
測試機台占用時間
內建修復電路之驗證方法
測試排程 使用典型SoC測試排程 (製程良率相對較高且記憶體
數量較少針對BISR測試排程並未被重視)
使用新BISR測試排程

因此,本計畫將針對SoC中內嵌式記憶體開發全面性之新內建自我修復解決方案。計畫目標說明如下: 本計畫首先針對內建自我修復電路本身,開發適用於不同記憶體型態之內建自我修復電路。接下來,我們將內建自我修復電路所面臨的問題,延伸到SoC階層晶片階層的整合,開發低測試機台占用時間、多記憶體模組平行修復與多測試時脈支援的內建自我修復電路架構。開發驗證平台以及測試排程技術。最後,我們將開發整體內建自我修復電路的一完整自動化產生、相關效能分析以及驗證平台。此平台將從開發初期的修復效率評估、測試排程模擬、各種型態修復電路的選擇,到電路自動化產生與開發後其的相關驗證做完整的整合。期望能提供一快速、便利與全面的內建自我修復電路的開發平台。圖三總結歸納了本計畫內建自我修復技術開發的Roadmap。

roadmap

圖三: 本計畫BISR技術發展Roadmap

;