ARES簡介 研究方向 研究成果 成員 照片 相關連結 成員專區
晶片製作成果

著作

成果影片展示

可技轉技術

計畫成果
M-Ray Framwork
STAR Framwork
3D-ART Framwork

晶片製作成果

2006 / 2007 / 2008 / 2009 / 2010 / 2011 / 2012

應用於三為晶片矽穿孔延遲時間自我量測方法

年份: 2012
提出論文:
  1. H.-Y. Wu, C.-W. Chou, and J.-F. Li "A Built-in Delay Measurement Method for TSVs" poster in IEEE Design Automation Test and in Europe (DATE) Friday Workshop on 3D Integration, March, 2012
  2. H.-Y. Wu, C.-W. Chou, and J.-F. Li "A Built-In Delay Measurement Method for TSVs in 3D ICs" in Proc. 23rd VLSI Design / CAD Symposium, (Kenting), 2012
三維積體電路中作為垂直方向連結導線的矽穿孔 (Trough-Silicon Via) 技術是目前最成熟以及可實現的技術,此技術可以有效減短線長晶片面積,我們主要提供一個可自我量測矽穿孔延遲時間的方法,可以有效量測不同矽穿孔各自的延遲時間,我們利用二維矽穿孔電阻電容模型來驗證我們的內建自我量測電路(Built-In Self Delay Measurement, BIDM)。本晶片規格如下:

TechnologyTSMC 90nm 1P9M
Logic supply voltage1.8V
IO supply voltage3.3V
Clock rate1GHz/333MHz/100MHz
PackageSB48
Chip area0.8mm*0.86mm

BIDM.jpg
內建自我量測電路(Built-In Self Delay Measurement, BIDM)及利用RC模擬TSV延遲

back to top