ARES LAB
ARES簡介 研究方向 研究成果 成員 照片 相關連結 成員專區
晶片製作成果

著作

成果影片展示

可技轉技術

計畫成果
M-Ray Framwork
STAR Framwork
3D-ART Framwork

Memory Self Test and Repair (STAR) Framework 記憶體測試、診斷與自我修復相關技術研發

1.針對各式記憶體所開發的內建自我修復電路 1

系統晶片之中,數以百計的記憶體易造成記憶體內建自我修復電路設計上的複雜度以及額外的電路硬體成本。因此本計畫提出記憶體電路的自我修復電路規劃,降低系統晶片中記憶體自我修復電路的規劃複雜度以及提升晶片良率。

1(A).單埠/多埠記憶體之瑕疵察覺內建自我修復電路

於多媒體產品中,單埠與多埠記憶體已非常普遍,開發一個可同時適用於單埠(single-port RAM, SPRAM)與多埠記憶體(2PRAM, 3PRAM, …)之分享式內建自我修復技術是必須的;此外,有效地對於多埠記憶體中的瑕疵進行分析與修復,將有助於提升產品良率以及降低生產成本。有鑑於此,本計畫開發出可正確分析與修復多埠記憶體的內建自我修復技術(右圖),同時也支援單埠記憶體的修復需求。

1(B).應用於字組導向記憶體據最佳修復效率之可同速可重組內建備份元件分析 2

提升記憶體修復效率可藉由內建備份元件分析演算法實現,其演算法分析方式可分為徹底搜尋式(最佳演算法)與探索式。然而徹底搜尋式有硬體或是時間複雜度過高等問題,因此,以簡易規則實現之探索式演算法陸續被提出。探索式演算法主要癥結是無法提供最佳修復率(repair rate),因此,本計畫提供最佳修復率之探索式演算法以及自我修復電路設計。
分析與修復流程我們分成兩部分(右圖):必須修復步驟(must-repair phase)與最終修復步驟(finial-repair phase)。必須修復步驟只針對必須修復情況進行修復(例如,在同列上的瑕疵個數大於行備份元件的個數),最終修復步驟將嘗試所有可能的修復策略以此達到最佳修復效率。


2.分享式記憶體自我修復介面

2(A).序列分享式記憶體自我修復介面

為了降低內建自我修復電路的面積成本,可重組的概念應用到內建備份元件分析器(BIRA)中,因此,可重組內建備份元件分析器就可被多個記憶體以非平行的方式共用,循序地對每個記憶體做備份元件的分析。

2(B).平行分享式記憶體自我修復介面

由於序列分享式記憶體自我修復介面利用序列式,因此可能會造成整體測試時間增長的問題,有鑑於上述的問題,平行分享式自我修復電介面能夠以在同一時間分析全部的待測記憶體,這樣一來,不僅可減少自我修復電路之硬體,也可以降低整體記憶體的測試時間。

3.記憶體自我修復電路規劃系統 7

在自我修復電路規劃與自動化工具中,本計畫以系統中全部之記憶體進行考量,並且依據實際的記憶體配置、備份元件參數、測試限制與設計限制等因素,進行記憶體自我修復電路之配置,藉此達到最佳的電路實現方式與最低的成本。

3(A).記憶體群組化演算法(RAM Grouping Algorithm)

記憶體分群演算法可決定哪些記憶體要共用一分享式內建自我修復電路。內建自我修復電路與記憶體位置的間距將影響電路的執行速度以及繞線面積。因此,距離限制(distance constraint, DC)為記憶體位置與內建自我修復電路擺放位置的最大距離。
所提出的記憶體群組演算法將依據使用輸入的距離限制與記憶體實際擺放位置,先選擇可行的記憶體群組結果,再透過種子解增殖(seed proliferation)之方式,選取增殖中最佳的記憶體群組結果。

3(B).備份元件分析模擬(Redundancy Analysis Simulation)

記憶體內建自我修復電路常使用位元圖暫存待分析之瑕疵資訊,該元件的容量大小影響備份元件的修復效率,因此,本計畫提出位元圖尺寸決定演算法在不影響備份元件修復效率的前提之下,透過降低位元圖的儲存容量,達到減少記憶體內建自我修復電路的面積實現成本。

3(C).記憶體測試排程( Test Scheduling Algorithm) 11

通常,記憶體內建自我分析演算法中內部會有數個早期終止(early abort)規則,也就是在測試中,早期發現記憶體已無法修復的情況,並提早終止測試。因此,針對配置內建自我修復電路電路以及所使用的修復演算法,預先評估對預測試時間的影響,藉由試算各記憶體的早期終止機率,並在晶片額定功率消耗範圍內,排定測試排程。



3(D).記憶體自我修復介面配置演算法(BISR Scheme Allocation Algorithm)

記憶體自我修復電路規劃系統將對每個記憶體群組進行內建自我修復介面配置,藉此獲得低成本的內建自我修復電路實現結果。所示為內建自我修復介面配置流程圖,主要流程分為下列兩步驟:序列分享式內建自我修復界面配置以及平行分享式內建自我修復界面配置。在完成上述兩個配置步驟後,記憶體自我修復電路規劃系統將會輸出系統晶片中記憶體的序列分享式內建自我修復界面配置結果以及平行分享式內建自我修復界面配置結果。